核仪表的通用多探头实时识别计数模块的设计

摘要

本文设计采用cpld技术，以quartusⅡ5.0为开发平台，开发一种用于便携式的多探头实时识别计数模块。模块实现了输入脉冲加法记数、SPI接口、多探头实时识别等功能，并给出了关键的VerilogHDL程序。