School of Information Technology and Engineering, Faculty of Engineering University of Ottawa, Ottawa, Ontario K1N 6N5, Canada;
机译:使用Verilog HDL为基于内核的数字电路实现内置的自检环境
机译:EJVM:适用于嵌入式设备的经济型Java运行时环境
机译:数字电视设备上基于Java的应用程序中的混合广播宽带电视实现
机译:基于嵌入的基于核心的数字设备在JBITS Java仿真环境中实现
机译:在Altera MAX Plus II开发环境下,使用Verilog HDL测试基于嵌入式内核的时序电路的实现。
机译:嵌入式控制系统的Java仿真
机译:NI mULTIsIm 10.1环境下脉冲直流电气设备电路仿真实现虚拟电气设备的验证与分析
机译:航空环境模拟系统(asess)第三卷。数字计算机的程序修改与实现