细步进快速频率合成器

摘要

本频率合成器的主要技术难点是要求小于1μs的跳频时间。DDS+PLL方案锁定时间不能满足跳频时间要求，只能采用基于DDS+倍频+混频滤波的直接合成设计方法。考虑到DDS受限于器件自身特性无法实现高频率输出，且在良好杂散情况下的输出带宽较窄，因此设计思路的重点在于降低DDS输出信号频率，压缩DDS输出信号带宽，通过精心规划频率关系，在充分发挥DDS跳频时间上的优势的同时，实现低杂散指标要求。同时需要满足相位噪声的需求。